Une IP Verilog pour jouer du son à partir d'échantillons en PCM 16bits (DAC sigma delta).
Un module python qui parse le VHDL et le Verilog pour en sortir des symboles composants.