-
Nous avons remarqué que vous n'utilisez PAS de bloqueur de publicités !
Pour préserver votre cerveau, et nettoyer le web nous vous conseillons l'installation d'un bloqueur.
uBlock Origin est l'une des extensions firefox la plus respectueuse de votre vie privée, n'hésitez pas à l'installer.
Liens à lire- stnolting/neorv32-verilog: ♻️ Convert the NEORV32 processor into a synthesizable plain-Verilog netlist module using GHDL. 20 novembre 2024This repository shows how to convert a complex VHDL design into a single, synthesizable, plain-Verilog module using GHDL's synthesis feature. — Permalink
- overpass turbo 19 novembre 2024Pour lister les boites à livres sur Colmar dans openstreet map : [out:json][timeout:25]; // Définir la zone autour de Colmar ( node["amenity"="public_bookcase"](http://48.044,7.311,48.116,7.398); way["amenity"="public_bookcase"](http://48.044,7.311,48.116,7.398); relation["amenity"="public_bookcase"](http://48.044,7.311,48.116,7.398); ); out body; >; out skel qt; `` — Permalink
- Louis Derrac - Le web progressiste aurait intérêt à migrer sur Mastodon, pas sur Bluesky 19 novembre 2024«Nous avions le droit d’être naïfs au milieu des années 2000, quand on nous vendait le web social comme une utopie.» — Permalink
- Easy Access to Python Libraries with a SystemVerilog Convenience API · Bits, Bytes, and Gates 18 novembre 2024Appeler du python depuis du SystemVerilog. — Permalink
- Signaloid C0-microSD | Crowd Supply 16 novembre 2024Une carte de développement FPGA (ICE40) au format ... microsd ! — Permalink
- GitHub - hanslub42/rlwrap: A readline wrapper 12 novembre 2024Votre shell n'a pas la completion ni le rappel des commandes de l'historique ? Pas grave, avec rlwrap vous pouvez les ajouter sans rien modifier au programme. Exemple avec tclsh: $ rlwrap tclsh % puts "c'est fastidieux sans rappel de l'historique" c'est fastidieux sans rappel de l'historique %[flèche haut] % puts "c'est fastidieux sans rappel […]
- Franck Girardot 7 novembre 2024— Permalink
- From Scala to Silicon: The Chisel Journey with Jack Koenig 7 novembre 2024— Permalink
- Lancement "Vélo-Cargo" - Polar Cyclologistique - Ulule 6 novembre 2024Participez au lancement du 1er polar francophone qui met en scène une équipe de livreurs à vélo-cargo. — Permalink
- « On n’a pas de carrosserie pour se protéger » : ces cyclistes alertent contre les violences 25 octobre 2024Et ça continue ... Quand est-ce que ça va s'arrêter ? Il est temps de former les forces de l'ordre également. — Permalink
- stnolting/neorv32-verilog: ♻️ Convert the NEORV32 processor into a synthesizable plain-Verilog netlist module using GHDL. 20 novembre 2024
Archives par mot-clé : risc-v
Réception du kit SiPeed MAIX GO
(Bloc notes éditables au fur et à mesures de mes expérimentations) La société chinoise SiPeed (le site s’affiche très mal avec firefox chez moi, par contre chromium marche mieux) lançait une campagne de crowdfunding en novembre dernier pour construire un … Continuer la lecture
Publié dans Non classé
Marqué avec k210, kendryte, maix, micropython, risc-v, sipeed
Laisser un commentaire
Réception de la VegaBoard
OpenISA propose une carte de développement à base de cœur Risc-V et Arm pour faire de l’IoT: la VEGABoard. Le premier lots de cartes était disponible à la demande en novembre/décembre 2018. Ayant demandé gentiment j’ai pu recevoir un kit … Continuer la lecture
Piloter un servo-moteur avec le kit HiFive1 à cœur Risc-V
Pour prendre la main sur une nouvelle plate-forme électronique, la manip de base (hello world) est de faire clignoter une led. C’est vrai qu’avec une simple led on peut déjà «afficher» quelques informations, il suffit pour cela de la faire … Continuer la lecture
Publié dans électronique, programmation
Marqué avec arduino, hifive1, risc-v, servomoteur
Laisser un commentaire