Shaare your links...
4695 links
yakmoijebrille Home Login RSS Feed ATOM Feed Tag cloud Picture wall Daily
Links per page: 20 50 100
◄Older
page 1 / 31
603 results for tags flf x
  • vhdl-hdmi-out
    Mon Jul 12 11:29:28 2021 - permalink -
    - https://github.com/fcayci/vhdl-hdmi-out
    flf hdmi vhdl
  • Licence : IDE installation · Tang Nano DOC
    Le fichier de licence gowin est toujours compliqué à obtenir. Pour simplifier cette phase on peut toujours se connecter au serveur suivant :
    45.33.107.56  port: 10559
    Évidemment en connaissance de cause (le soft va cafter son usage au serveur)
    Sat Jul 10 07:56:20 2021 - permalink -
    - http://tangnano.sipeed.com/en/get_started/install-the-ide.html
    flf gowin licence
  • Test d’une carte Gowin avec LiteX | Front de Libération des FPGA
    LiteX fonctionne vraiment bien.
    Fri Jul 9 14:00:35 2021 - permalink -
    - http://www.fabienm.eu/flf/test-dune-carte-gowin-avec-litex/
    flf gowin litex tec0117
  • ÉDITO : Le FPGA est-il l’avenir du retrogaming ? – Le Mag de MO5.COM
    Thu Jul 8 11:19:16 2021 - permalink -
    - https://mag.mo5.com/a-la-une/201927/edito-le-fpga-est-il-lavenir-du-retrogaming/
    flf jeux-vidéo
  • Property Checking with SystemVerilog Assertions — YosysHQ-AppNote-109 documentation
    Wed Jul 7 17:00:44 2021 - permalink -
    - https://yosyshq.readthedocs.io/projects/ap109/en/latest/
    flf sva yosys
  • UART in VHDL and Verilog for an FPGA
    Une uart en VHDL, simplement
    Wed Jul 7 09:13:08 2021 - permalink -
    - https://www.nandland.com/vhdl/modules/module-uart-serial-port-rs232.html
    flf uart vhdl
  • visistuff
    L'autre testbench HDL en python
    Mon Jul 5 09:21:34 2021 - permalink -
    - https://github.com/greenblat/vlsistuff
    flf hdl python test
  • Utiliser UNISIM avec GHDL et CocoTB | Front de Libération des FPGA
    Thu Jul 1 17:13:16 2021 - permalink -
    - http://www.fabienm.eu/flf/utiliser-unisim-avec-ghdl-et-cocotb/
    flf ghdl unisim vhdl vivado xilinx
  • Modules CocoTB
    La liste des modules «officiels» pour simuler différents bus avec CocoTB
    Thu Jul 1 10:54:52 2021 - permalink -
    - https://github.com/cocotb/cocotb/wiki/Further-Resources#extension-modules-cocotbext
    axi chisel cocotb flf hdl i2c pcie python spi verilog vhdl wishbone
  • TerosHDL
    Documenter son code HDL avec TerosHDL
    Sun Jun 27 20:41:48 2021 - permalink -
    - https://github.com/TerosTechnology/teroshdl-documenter-demo
    documentation flf HDL Verilog VHDL
  • Sipeed sur Twitter : "Gowin float license update: Due to American sanctions, we can't use Synplify Pro any more, we update to GowinSynthesis now, it is as powerful as Synplify Pro. Just select GowinSynthesis in the IDE and enjoy it~ https://t.co/whN2LXqOHy" / Twitter
    Ils sont au courant les américains qu'ils accélèrent la mise en place d'une vraie concurrence avec ce genre d'embargo ?
    Thu Jun 24 08:32:12 2021 - permalink -
    - https://twitter.com/SipeedIO/status/1407899484261027842
    embargo flf fpga gowin synplify
  • rubyRTL
    Encore un langage de description hardware que je ne connaissais pas : RubyRTL.
    Bon par contre difficile de trouver beaucoup de doc dessus.
    Tue Jun 15 15:58:37 2021 - permalink -
    - https://www.jcll.fr/papers/osda_2020.pdf
    flf HDL RTL ruby
  • Verilog Simulation with Verilator and SDL | Project F - FPGA Development
    Fri Jun 11 20:27:58 2021 - permalink -
    - https://projectf.io/posts/verilog-sim-verilator-sdl/
    flf sdl simulation verilator verilog
  • Weak precondition cover and witness for SVA properties — YosysHQ-AppNote-120 documentation
    «Application note» sur la méthode formelle par YosysHQ
    Sat Jun 5 07:34:25 2021 - permalink -
    - https://yosyshq.readthedocs.io/projects/ap120/en/latest/
    flf formal preuve sva verilog
  • Les outils open source pour le FPGA – Live embedded event 2021 | Front de Libération des FPGA
    La présentation a été compliquée, mais elle sera sans doute en ligne prochainement.
    Pour avoir les diapo c'est par là.
    Fri Jun 4 08:50:35 2021 - permalink -
    - http://www.fabienm.eu/flf/les-outils-open-source-pour-le-fpga-live-embedded-event-2021/
    flf
  • SSTIC2021 » Programme du 2 au 4 juin 2021
    Cette année le SSTIC est gratuit et en ligne. Pas besoin de subir le crachin breton ;)
    Wed Jun 2 09:26:42 2021 - permalink -
    - https://www.sstic.org/2021/programme/
    flf informatique symposium sécurité
  • Pikchr: Pikchr Examples
    Pour faire des diagrammes facilement pour sa doc ?
    Sat May 22 21:06:36 2021 - permalink -
    - https://pikchr.org/home/doc/trunk/doc/examples.md
    diagram flf pikchr
  • Implementing a FIR filter using folding. – controlpaths.
    Comment «plier» un filtre FIR pour économiser des blocs multiplieurs dans un FPGA.
    Wed May 19 09:11:37 2021 - permalink -
    - https://www.controlpaths.com/2021/05/17/implementing-a-fir-filter-using-folding/
    FIR flf verilog
  • djg/verilated-rs: Verilator Porcelain
    J'étais sur que ça existait : Verilator en Rust.
    Faudra tester à l'occasion.
    Fri May 7 15:48:34 2021 - permalink -
    - https://github.com/djg/verilated-rs
    flf rust verilator
  • Using Xilinx Open Source FPGA Toolchain on Docker Containers | by Carlos Eduardo | Apr, 2021 | Medium
    Thu May 6 21:04:19 2021 - permalink -
    - https://carlosedp.medium.com/xilinx-open-source-fpga-toolchain-on-docker-containers-93202650a615
    docker flf xilinx
Links per page: 20 50 100
◄Older
page 1 / 31
Shaarli 0.0.41 beta - The personal, minimalist, super-fast, no-database delicious clone. By sebsauvage.net. Theme by idleman.fr.