L'autre testbench HDL en python

L'université de Princeton était jalouse du succès de Berkeley avec leur RiscV. Du coup ils ont sorti une spécification open source de FPGA !
Avec PRGA il est possible de construire son propre fpga à partir d'un script en python. Le code est généré sous forme de Verilog et est ... synthétisable ou transformable en ASIC.
Nous ne sommes plus très loin de la singularité OpenSource pour les FPGA :)

Plein de script python3 utiles pour le développeur vlsi.

pdm avec python

Un module python qui parse le VHDL et le Verilog pour en sortir des symboles composants.

Pipeline C permet de décrire un composant numérique en C puis de générer du VHDL pour la synthèse.

Wow très beau rendu dans la console

comment utiliser python3 sans avoir à recompiler python.