Delete   Set public   Set private   Add tags   Delete tags
  Add tag   Cancel
  Delete tag   Cancel
Daily Weekly Monthly

Daily Shaarli

Previous day
All links of one day in a single page.
Next day

July 21, 2020

Getting started with Formal Verification - YouTube

Toute l'introduction pour apprendre à faire de la vérification formelle avec yosys.

verilog flf fpga formal yosys
Corescore : qui a la plus grosse ?

Corescore est un outils permettant d'intégrer des cœurs de processeurs SERV (RISC-V) dans un FPGA.
L'idée du corescore est de faire fonctionner le plus possible de SERV en parallèle.

Ça donne une métrique pour comparer les FPGA.

Par exemple, pour la colorlight on peut mettre 55 cores : https://github.com/olofk/corescore/commit/f8935218df2a2c7190ddfc44beaaa7aa4b140d8c

corescore serv riscv flf fpga fusesoc colorlight