Daily Shaarli
May 31, 2022
Manifeste pour un clignotement doux des LED ;)
ZiyangYE/General-Slow-DDR3-Interface: A general slow DDR3 interface. Very little resource consumption. Suits for all FPGAs with 1.5V IO voltage.
Un contrôleur DDR3 ralenti pour être compatible avec n'importe quel FPGA. Même peu performant.
Écrit en SpinalHDL