Front de Libération des FPGA

De la résistance à la révolution
Aller au contenu
  • FLF
    • SEO page
    • Service
    • Web
    • Mentions légales
  • Événements
  • Logiciel
    • FPGA map
    • Simulation
    • IHM
    • Placement-routage, Bitstream
    • Synthèse
  • Tips & Tricks
  • Langages HDL
    • Amaranth
    • Bluespec
    • CDL
    • Chisel
    • CλaSH
    • Migen/Litex
    • MyHDL
    • RubyRTL
    • Silice
    • SpinalHDL
    • Verilog/SystemVerilog
    • VHDL
  • Matériel
    • Dev kits
    • Reverse engineering projects
    • Cœurs
    • Fondeurs FPGA

Bluespec

Langage de description matériel fraîchement libéré.

Catégories

Flux Actualités

  • GitHub - christiaanb/simple 12 décembre 2024
    Un projet d'exemple en Clash — Permalink
  • spade-lang/spade: A Hardware Description Language that doesn't make you want to pull your hair out | read-only mirror of https://gitlab.com/spade-lang/spade/ 6 décembre 2024
    Un HDL qui ne donne pas envie de s'arracher les cheveux. Inspiré de Rust et Clash. Hmm à voir. — Permalink
  • stnolting/neorv32-verilog: ♻️ Convert the NEORV32 processor into a synthesizable plain-Verilog netlist module using GHDL. 20 novembre 2024
    This repository shows how to convert a complex VHDL design into a single, synthesizable, plain-Verilog module using GHDL's synthesis feature. — Permalink
  • Easy Access to Python Libraries with a SystemVerilog Convenience API · Bits, Bytes, and Gates 18 novembre 2024
    Appeler du python depuis du SystemVerilog. — Permalink
  • Signaloid C0-microSD | Crowd Supply 16 novembre 2024
    Une carte de développement FPGA (ICE40) au format ... microsd ! — Permalink
  • From Scala to Silicon: The Chisel Journey with Jack Koenig 7 novembre 2024
    — Permalink
  • GitHub - VHDL-LS/rust_hdl 16 octobre 2024
    Un analyseur syntaxique VHDL écrit en rust. Disponible pour VSCode, Emacs, NeoVim, ... — Permalink
  • sta_basics_course/doc/sta_basics_course.rst at master · brabect1/sta_basics_course · GitHub 15 octobre 2024
    Un cours complet sur l'analyse static des timings. — Permalink
  • Renesas SLG7EVBFORGE FPGA dev board is built around ForgeFPGA SLG47910V low-density FPGA - CNX Software 8 juillet 2024
    Renesas SLG7EVBFORGE FPGA dev board, built around SLG47910V is Renesas' first low-density FPGA in the ForgeFPGA family. The FPGA includes 1120 LUTs, 1120 — Permalink
  • Delving into Renesas ForgeFPGAs: A Primer on Low-Density Logic Solutions 24 juin 2024
    — Permalink

Étiquettes

  • bitstream
  • Chisel
  • Chisel3
  • Clash
  • cocotb
  • compilation
  • debian
  • ecp5
  • eFPGA
  • FPGA
  • ghdl
  • gowin
  • Haskell
  • hdl
  • icarus
  • ice40
  • icestorm
  • kit
  • livre
  • Migen
  • openFPGALoader
  • orangecrab
  • présentation
  • python
  • risc-v
  • riscv
  • Scala
  • simulation
  • sipeed
  • spartan3
  • synthèse
  • systemVerilog
  • tang_nano
  • tip
  • truc
  • UVM
  • verilator
  • verilog
  • vhdl
  • vivado
  • wavedrom
  • xilinx
  • yosys
  • évenement
  • évenements
décembre 2024
L M M J V S D
 1
2345678
9101112131415
16171819202122
23242526272829
3031  
« Juil    
Fièrement propulsé par WordPress