Il existe encore très peux d’outils permettant de générer les bitstream. Cependant on peut noter quelques projets qui avancent bien.

FPGA

• Torc: Permet de générer des bitstream pour Xilinx à partir d’une netlist en XDL.
• OpenPR: Suite logiciel se basant sur Torc
• RapidSmith: Écrit en Java, permet de générer des bitstream pour les fpga Xilinx Virtex 4 et 5.
• debit: Outil de reverse-ingeneering des bitstreams de Xilinx puis de Altera. Le projet semble à l’arret depuis 2010 🙁 Le site officiel u-logic est down en permanence). Le projet maintenu par JB-Note est décrit dans le papier suivant : «From the bitstream to the netlist».
• fpgatools: cible seulement les xc6slx9 de Xilinx pour le moment.
• icestorm: Projet de reverse des bitstream ICE40 de lattice.
  • Arachne-pnr:  Placement-routage partant du format blif ciblant les ice40
• gp4par/openfpga: chaîne complète de développement ciblant les «fpga» Greenpak4 (FPGA «virtuel» notamment contenu dans les PSoC de cypress).
• nextpnr/symbiflow: La révolution libre est en marche !

ASIC

• Alliance CAD: permet de faire la simulation et  le placement routage en VHDL mais cible les ASIC.
• Qflow: Logiciel open-source permettant de développer des ASIC à partir de source en verilog.