Il y a quelques années, nous parlions de l’utilitaire vhdl2vl sur ce blog. Cette solution est intéressante mais limitée car le projet est relativement au point mort.
Depuis quelques mois une solution beaucoup plus «hype» est disponible, alliant le couteau suisse du Verilog Yosys, la référence en simulation libre en VHDL GHDL et le plugin ghdl-yosys-plugin. Cette solution permet dès à présent de convertir la plupart des codes VHDL en Verilog.
Voyons comment faire avec le module de réception uart proposé par nandland : UART_RX.vhd.
$ mkdir vhdlconv
$ cd vhdlconv
$ ls
UART_RX.vhdIl faut tout d’abord compiler et installer Yosys et GHDL selon la procédure donnée sur les sites respectif.
Un fois fait il faut installer et compiler le plugin ghdl-yosys-plugin comme expliqué sur le dépot. Dans notre cas, cette compilation sera faite dans le répertoire /opt/ghdl-yosys-plugin.
Un fois l’installation effectuée nous pouvons nous lancer dans la conversion avec le plugin :
$ export GHDL_YOSYS_PLUGIN=/opt/ghdl-yosys-plugin/ghdl.soOn élabore le vhdl avec ghdl :
$ ghdl -a UART_RX.vhd
$ ls
UART_RX.vhd work-obj93.cfOn lance yosys avec le module ghdl :
$ yosys -m $GHDL_YOSYS_PLUGIN
...
| yosys -- Yosys Open SYnthesis Suite
| Copyright (C) 2012 - 2020 Claire Xenia Wolf <claire@yosyshq.com>
...
Yosys 0.9+4081 (git sha1 862e84eb, clang 10.0.0-4ubuntu1 -fPIC -Os)
On lit le module fraîchement élaboré:
...
yosys> ghdl UART_RX
1. Executing GHDL.
Importing module UART_RX.Puis on lance la synthèse :
yosys> proc; opt; fsm; opt; memory; opt;
2. Executing PROC pass (convert processes to netlists).
2.1. Executing PROC_CLEAN pass (remove empty switches from decision trees).
Cleaned up 0 empty switches.
2.2. Executing PROC_RMDEAD pass (remove dead branches from decision trees).
Removed a total of 0 dead cases.
[...]
7.8. Executing OPT_EXPR pass (perform const folding).
Optimizing module UART_RX.
7.9. Finished OPT passes. (There is nothing left to do.)
Et enfin, on peut écrire le Verilog du module converti :
yosys> write_verilog UART_RX.v
8. Executing Verilog backend.
Dumping module `\UART_RX'.
yosys> exitLe module verilog ainsi généré possède les même noms d’interfaces:
$ head -n 20 UART_RX.v
/* Generated by Yosys 0.9+4081 (git sha1 862e84eb, clang 10.0.0-4ubuntu1 -fPIC -Os) */
module UART_RX(i_Clk, i_RX_Serial, o_RX_DV, o_RX_Byte);
(* unused_bits = "7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31" *)
wire [31:0] _00_;
wire [2:0] _01_;
wire [6:0] _02_;
wire _03_;
wire _04_;
wire _05_;
(* unused_bits = "3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31" *)
wire [31:0] _06_;
wire [2:0] _07_;
wire [2:0] _08_;
wire [2:0] _09_;
wire [6:0] _10_;
wire [2:0] _11_;
wire _12_;
wire [2:0] _13_;
wire _14_;
$ head -n 20 UART_RX.vhd
library ieee;
use ieee.std_logic_1164.ALL;
use ieee.numeric_std.all;
entity UART_RX is
generic (
g_CLKS_PER_BIT : integer := 115 -- Needs to be set correctly
);
port (
i_Clk : in std_logic;
i_RX_Serial : in std_logic;
o_RX_DV : out std_logic;
o_RX_Byte : out std_logic_vector(7 downto 0)
);
end UART_RX;
architecture rtl of UART_RX is
type t_SM_Main is (s_Idle, s_RX_Start_Bit, s_RX_Data_Bits,
Et même si le code n’est pas très lisible on retrouve ses petits avec le nom des signaux interne du module.
Ce qui est vraiment intéressant ici c’est que le code verilog généré est parfaitement synthétisable avec n’importe quel logiciel de synthèse verilog, on peut également utiliser Verilator pour accélérer nos simulation et enfin il est possible de faire de la preuve formelle avec Yosys.
Plus d’excuse pour ne pas mixer du code VHDL avec du Verilog maintenant puisque tout est convertible en Verilog !
