Daily Shaarli
Yesterday - 2026年7月17日
cachanova/synth-explorer: Compiler Explorer for RTL: synthesize Verilog with Yosys and explore timing paths, logic depth, and fanin/fanout interactively
Un explorateur de circuits générés/synthétisé avec yosys.
Pour visualiser graphiquement le schema RTL généré par yosys !