Delete   Set public   Set private   Add tags   Delete tags
  Add tag   Cancel
  Delete tag   Cancel
Daily Weekly Monthly

Weekly Shaarli

Previous week
All links of one week in a single page.
Next week

Week 22 (May 30, 2022)

jigl - Générer une gallerie photo en HTML | Mon pense-bête
photo gallery jigl
VHDL Scalar Types – electgon
thumbnail
cheatsheet vhdl flf
Vistepure sur Twitter : "@PoliceNationale Pas facile ce quiz... https://t.co/dZHDFE3qn3" / Twitter
metoo_cycliste vélo
Rust sur RP2040 | Mon petit coin de oueb

Manifeste pour un clignotement doux des LED ;)

rust LED rp2040
jigl - Générer une gallerie photo en HTML | Mon pense-bête
photo gallerie html
Cerfia sur Twitter : "🇫🇷 INSOLITE | À #Marzy dans la #Nièvre, un poteau téléphonique déplacé par les orages est resté 10 jours au milieu de la route. Les habitants ont dénoncé le manque de réactivité de l'opérateur #Orange. (FranceInfo) #Bourgogne https://t.co/wpjBxn9ReJ" / Twitter
metoo_cycliste
une voiture sur Twitter : "Un comportement validé par @LeLynxfr" / Twitter
metoo_cycliste
Le Biclou (vacciné 3ème dose) 🇺🇦 👍 sur Twitter : "Ne pas rire. https://t.co/52UiKbsePc" / Twitter
metoo_cycliste
noasic/noasic: An open-source VHDL library for FPGA design.

Une librairie open-source en VHDL pour les FPGA

vhdl flf
Initiation au Machine Learning sur python avec SKlearn | Linux Embedded

Coude

sklearn machine-learning python
ZiyangYE/General-Slow-DDR3-Interface: A general slow DDR3 interface. Very little resource consumption. Suits for all FPGAs with 1.5V IO voltage.

Un contrôleur DDR3 ralenti pour être compatible avec n'importe quel FPGA. Même peu performant.
Écrit en SpinalHDL

flf spinalHDL ddr3