Weekly Shaarli
Week 47 (November 18, 2024)
stnolting/neorv32-verilog: ♻️ Convert the NEORV32 processor into a synthesizable plain-Verilog netlist module using GHDL.
This repository shows how to convert a complex VHDL design into a single, synthesizable, plain-Verilog module using GHDL's synthesis feature.
Pour lister les boites à livres sur Colmar dans openstreet map :
[out:json][timeout:25];
// Définir la zone autour de Colmar
(
node["amenity"="public_bookcase"](http://48.044,7.311,48.116,7.398);
way["amenity"="public_bookcase"](http://48.044,7.311,48.116,7.398);
relation["amenity"="public_bookcase"](http://48.044,7.311,48.116,7.398);
);
out body;
>;
out skel qt;
``«Nous avions le droit d’être naïfs au milieu des années 2000, quand on nous vendait le web social comme une utopie.»
Appeler du python depuis du SystemVerilog.