If you are designing your gateware with Chisel-HDL and testing it with CocoTB, you will need some script like that.

• to add waveform under verilog TOP generated for Icarus simulation
• To generate all cocotb files for testing a Chisel module
• To inject some SystemVerilog code in verilog generated for Formal verification (assume/assert/cover/...)

Le GD32VF basé sur un core RISC-V est un copier/coller du GD32F basé lui sur un core ARM.
Et la datasheet semble également être un copier/coller avec un chercher/remplacer !
Mais bon, il marche quand même hein ;)