5 private links
Un fabricant de fpga que je ne connaissait pas !
Cool, il faut que j'aille voir ça.
La conférence DATE (Design, Automation and Test in Europe) cherche du monde pour son workshop «outils libre pour le fpga».
Pour ceux qui veulent aller visiter Florence.
Si vous voulez donner votre avis sur le futur logo verilator.
Documentation pdf de cocotb version 1.0
Le CCC ça n'est pas que le Chaos Communication Camps, c'est aussi la Chisel Community Conférence. La première aura lieu à Berkley en novembre.
Un autre simulateur libre pour verilog ?
Oubliez le chisel-tutorial, passez au generator-bootcamp.
Je veux ça pour noël. (je sais je suis tordu et c'est $3000 quand même !)
- Sadly IPEXPRESS generates a malfunctional EFB module (at least if verilog is selected) if only I2C configuration (without WISHBONE) is selected. As long as the Lattice support keeps ignoring reports about that a workaround is required. On the bright side this is not that tough. After module generation one simple opens the corresponding .v file and add an input wire e.g. wb_clk_in. Then replace ".WBCLKI(scuba_vlo)" by ".WBCLKI(wb_clk_in)" and make sure that a clock with appropriate frequency is connected to wb_clk_in (WISHBONE clock frequency can be modified in IPEXPRESS during EFB instantiation).
Du bon miam au prochain ORConf en pologne :
- Verilator 4.0
- SymbiFlow
- Rocket RISC-V
- SpinalHDL
- ZipCPU
- ...
Une nouvelle version de Kactus2, le «vivado/Qsys» du libre.
Comment vérifier formellement un composant asynchrone.
J'adore le concept. Par contre ça risque d'être difficile à utilisé pour voir les leds de debug non ?
En tout cas chez moi l'emplacement est planqué sous le pc ...
La prochaine carte arduino aura un FPGA Cyclone10 !
Peut-on espérer une évolution des outils altera pour être plus «libro-compatible» ? pas sûr ...