Une carte d'extension FPGA pour le futur kit de dev Risc-v HiFive Unleashed

Un asic pour 100$ !

Une librairie C++ permettant d'interpréter le Bitstream des FPGA de chez xilinx.
Open source !
Les sources sur github : https://github.com/florianbenz/bil

Un parseur JSON en ... VHDL !

Coude

l'usb dans un FPGA, état de l'art.

Un nouveau venu dans le monde du FPGA. La particularité de cette marque est de produire des FPGA sans «matrice de routage».
Les matrices de routage sont remplacées par des LUT.

Un petit cœur RISC-V pour faire du temps réel dur sur FPGA. By the CERN

Le process de release à l'air de bien tourner maintenant.

Micro-implémentations de Risc-V

reset vs initial en verilog

Oui, il est possible de faire des ASICs avec un budget limité et des outils open-source.

Un module fpga altera à $30

Vers l'infini et au delà ! Bientôt la synthèse libre pour Xilinx.

Le projet de reverse-engineering des FPGA Xilinx de la série 7. Par les auteurs de IceStorm -> projet de reverse engineering des FPGA ICE40 de Lattice.