5 private links
This repository shows how to convert a complex VHDL design into a single, synthesizable, plain-Verilog module using GHDL's synthesis feature.
Appeler du python depuis du SystemVerilog.
Une carte de développement FPGA (ICE40) au format ... microsd !
Un analyseur syntaxique VHDL écrit en rust. Disponible pour VSCode, Emacs, NeoVim, ...
Un cours complet sur l'analyse static des timings.
Renesas SLG7EVBFORGE FPGA dev board, built around SLG47910V is Renesas' first low-density FPGA in the ForgeFPGA family. The FPGA includes 1120 LUTs, 1120
Un petit tutoriel de Adam Taylor sur l'utilisation de l'analyseur logique intégré de CologneChip pour le Gatemate.
Oak Development Technologies’ RPGA Feather board integrates the Raspberry Pi RP2040 microcontroller with the iCE5LP4K FPGA from Lattice Semiconductor into
Un concept de tetris où les briques «tombent» du coté droit et gauche de l'écran en même temps et où il faut faire des lignes verticales.
Une «sonde de debug» pour le FPGA opensource basée sur Amaranth.
Une «sonde de debug» pour le FPGA opensource basée sur Amaranth.
Un logiciel libre pour faire de l'équivalence entre composants HDL.
Très pratique pour faire du refactoring.
Un langage de programmation pour analyser les traces VCD.
Trucs non conventionnels que l'on peut faire avec un FPGA.
Un outil de conversion de SystemVerilog vers du Verilog.
Pratique quand on a des vieux soft de synthèse proprio qui n'acceptent pas le SystemVerilog
Un plugin opensource pour faire du SystemVerilog avec Yosys.