Le résumé de l'année 2018 pour Chisel/FIRRTL

Libérééééé délivréééé, ...

AXI tutorial

How to reverse an FPGA bitstream

LA présentation de clifford au 35C3 sur le nouvel outil de place-and-route nextpnr

Une clef usb/fpga (ice40) qui tient littéralement «dans» le port usb.

Concevoir des vieux jeux vidéo en verilog

Un plugin Verilog à QtCreator

Hmm pas si énorme que ça en fait. MIPS est largement dépassé par Risc-V, qui est libre depuis le début lui.
Et il y a déjà des procs Risc-V supporté par Linux:
https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/arch/riscv?h=v4.20-rc7

Bref cette libération est plutôt un ultime sursaut avant la mort annoncé de l'architecture MIPS à mon avis.

Je vois que Risc-V fait bouger les lignes !
Pour «concurrencer» risc-v, MIPS libère sa spec.
Alors ARM qu'est-ce que tu fous, quand est-ce que tu libère la tienne ;) ?

Une analyse du processeur VexRiscV écrit en SpinalHDL. Le SpinalHDL à le même gros défault que Chisel : C'est du Scala, et la courbe d'apprentissage est (vraiment) raide.

Deux versions de chisel dans la même journée !
https://chisel.eecs.berkeley.edu/blog/?p=209

Faire un fpga sur un fpga

Si vous cherchez à vous lancer dans le développement FPGA c'est le moment : «If you’re looking to get into FPGA development, there’s no better time.»