Hmm pas si énorme que ça en fait. MIPS est largement dépassé par Risc-V, qui est libre depuis le début lui.
Et il y a déjà des procs Risc-V supporté par Linux:
https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/arch/riscv?h=v4.20-rc7

Bref cette libération est plutôt un ultime sursaut avant la mort annoncé de l'architecture MIPS à mon avis.

Je vois que Risc-V fait bouger les lignes !
Pour «concurrencer» risc-v, MIPS libère sa spec.
Alors ARM qu'est-ce que tu fous, quand est-ce que tu libère la tienne ;) ?

Une analyse du processeur VexRiscV écrit en SpinalHDL. Le SpinalHDL à le même gros défault que Chisel : C'est du Scala, et la courbe d'apprentissage est (vraiment) raide.

Deux versions de chisel dans la même journée !
https://chisel.eecs.berkeley.edu/blog/?p=209

Faire un fpga sur un fpga

Si vous cherchez à vous lancer dans le développement FPGA c'est le moment : «If you’re looking to get into FPGA development, there’s no better time.»

Une présentation de Cocotb

Concevoir vos alimentation avec un FPGA plutôt que d'utiliser un PMIC.

Microsemi va sortir un SoC avec quad core U540 plus un U51 (RV64). Et Linux fonctionnel bien sur dessus !

Et un nouvel ASIC RiscV, un !

dans ma liste de noël ;)

Saviez vous qu'il était possible de faire des composants dans son four.
(c'est vraiment ce que j'ai cru en cliquant sur le lien ...)

Encore un fabricant chinois de FPGA que je ne connaissais pas !

Un fabricant de fpga que je ne connaissait pas !

Introduction à la preuve formel pour le verilog

Les vidéos de la Chisel Community Conference (et non Chaos Communication Camp ;)

Philips use verilator