5 private links
Le logiciel Kactus2 vient de sortir en version 3.3.0. Ce logiciel libre permet d'assembler des IP FPGA/ASIC en utilisant le format standard de description d'IP IP-XACT.
Résumé de la première journée du 5ème forum Risc-V à Mountain view.
Combien coûte 100 pièces d'un asic full custom conçu par SiFive ?
$100k d'après Jack Kang, soit 1000$ le chip. Ce qui commence à devenir intéressant et même à la porté des PME !
Un autre microcontrôleur open-source RISC-V.
Les sources RTL en Chisel sont même disponible sur le github.
Le premier microcontrôleur open-source est en campagne de financement participatif.
Petit tuto de Clifford sur comment ajouter un nouveau fpga à IceStorm.
Seconde partie ici : https://www.reddit.com/r/yosys/comments/4ovgn5/icestorm_adding_support_for_new_devices_part_2/
Une introduction aux FPGAs et au matériel open-source
Il y a désormais un groupe FPGA dans les mailing list de dev Linux
L'architecture de processeur open-source RISC-V est officiellement supporté par les FPGA de microsemi.
Conférence sur Kactus2 (le vivado version opensource) à l'orconf 2015
Liste des présentation de l'ORCONF 2016 qui a eu lieu à Bologne début octobre.
Un éditeur de chronograme pour la documentation.
Programme windows, mais fonctionne apparemment bien sous linux avec wine.
Par contre je ne trouve pas les sources (la licence apache 2 est une licence libre ?)
Petite dépêche pour chisel3 sur linuxfr
Petit cours de l'enst
Un tutoriel pour les outils libre de synthèse VHDL Alliance.
Converting VHDL to Verilog.
Il y a un Wiki pour Chisel 3. Espérons que ça complétera bien la documentation officielle qui est un peu light.
Ça y est, première release de Chisel3. Un langage HDL Synthétisable Synchrone basé sur Scala.
Tutorial pour faire clignoter une led en clash
J'ai eu le même problème, mais c'était parce que je ne sourçait pas les settings.