Pour bien prendre en main le «kit de dev» LoFive.

Développer en Rust sur le hifive1 ? c'est possible.

Le jeux d'instructions libre Risc-V est désormais officiellement supporté par Linux. À nous les processeurs intégralement libre, jusque au fond du silicium !

Je le veux !

Sortie de la RC1 de Chisel 3.0.0. Première version de chisel 3 à être supporté par le RISC-V Rocket Chip Generator

Introduction au RISC-V

Je suis quand même très tenté !
[via hackaday https://hackaday.com/2017/09/18/a-smaller-cheaper-risc-v-board/]

Un kit de dev complet pour le SiFive (microcontrôleur libre basé sur RISC-V)

Résumé de la première journée du 5ème forum Risc-V à Mountain view.
Combien coûte 100 pièces d'un asic full custom conçu par SiFive ?
$100k d'après Jack Kang, soit 1000$ le chip. Ce qui commence à devenir intéressant et même à la porté des PME !

Un autre microcontrôleur open-source RISC-V.
Les sources RTL en Chisel sont même disponible sur le github.

Le premier microcontrôleur open-source est en campagne de financement participatif.

L'architecture de processeur open-source RISC-V est officiellement supporté par les FPGA de microsemi.

Bientôt Fedora supportera l'architecture libre RISC-V !

PULPino, un processeur low power parallel basé sur l'architecture libre RISC-V. Le proc n'est pas seulement un «soft-core» il est déjà produit sous forme d'ASIC («not a Toy Design»)

Description des avancées du cœur libre RISC-V