cachanova/synth-explorer: Compiler Explorer for RTL: synthesize Verilog with Yosys and explore timing paths, logic depth, and fanin/fanout interactively

5497 shaares
5 private links

5497 shaares · 5 private links

Filters

Links per page

20 50 100

1 result tagged synthesys

Un explorateur de circuits générés/synthétisé avec yosys.

Pour visualiser graphiquement le schema RTL généré par yosys !

synth-explorer · yosys · rtl · flf · gui · synthesys · verilog

Filters

Links per page

20 50 100