5 private links
Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).
Le langage de description matériel Clash est désormais affilié à la fondation Haskell.
Un projet d'allier Chisel avec UVM
Pour les explications c'est par là : https://github.com/chiselverify/documentation/tree/master/presentations
Exemple de multiplication «lente» en chisel (avec des sommes).
Petit rappel sur les interfaces ready/valid
Un analyseur de spectre écrit en Chisel
Pipeline C permet de décrire un composant numérique en C puis de générer du VHDL pour la synthèse.
Il fallait que ça vienne un jour : un langage de description hardware en Rust.
\o/
Version 2.0 du chisel book. Avec une version traduite en Chinois.
Sortie de la version 1.3.0 de Cocotb. \o/
Si c'est pas testé, c'est cassé !
Un RISC-V de noël ;)
À noter que celui là est en VHDL, ce qui n'est pas si fréquent.
(open-source bien sûr on est sur le FLF ici)
Les logiciels de synthèse fourni par les constructeurs sont ils bon ?
Question intéressante
Un petit tuto sur «où commencer» pour Chisel3
To get time (step) simply use 't'.
class MyTest (dut: MyModule) extends PeekPokeTester(dut) {
step(1)
println("Step value is " + t)
...Petite revue du Livre de Martin Schoeberl