5 private links
Un projet d'exemple en Clash
Un HDL qui ne donne pas envie de s'arracher les cheveux. Inspiré de Rust et Clash. Hmm à voir.
Un langage de programmation pour analyser les traces VCD.
Ho, une entreprise spécialisé dans la vérification/simulation HDL pour FPGA et ASIC qui s'intéresse à CocoTB !
Ça y est, les outils open-source percent dans ce monde très fermé !
Sortie de Chisel 3.6
Commencer avec Cocotb sous Windows
Bonne année,
Et si on profitait de cette nouvelle année pour mettre de coté le Verilog/VHDL et passer à Chisel ?
nMigen a changé de nom. Comme ça on ne le confondra plus avec Migen.
Un cours à l'université de Californie de Santa Cruz sur la méthode agile appliqué au matériel (FPGA). Avec Chisel comme support de langage pour la description matériel (HDL)
Un HDL basé sur Dart ?
Wyre: un nouveau HDL
Il faudra vraiment que je m'y colle un de ces quatres.
L'autre testbench HDL en python
La liste des modules «officiels» pour simuler différents bus avec CocoTB
Documenter son code HDL avec TerosHDL
Encore un langage de description hardware que je ne connaissais pas : RubyRTL.
Bon par contre difficile de trouver beaucoup de doc dessus.
Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).
Le langage de description matériel Clash est désormais affilié à la fondation Haskell.
Un projet d'allier Chisel avec UVM
Pour les explications c'est par là : https://github.com/chiselverify/documentation/tree/master/presentations
Exemple de multiplication «lente» en chisel (avec des sommes).