Une présentation de Cocotb à l'orconf 2018 par un ingénieur de chez broadcom.

Nouvelle release majeur de verilator \o/

Déverrouillons la chaine de fabrication des composants silicium.

Couverture de code verilog.

Icarus verilog guide

Des machines d'états avec graphviz

Un logiciel client-serveur avec un ide client multi plate-formes pour apprendre le VHDL et pour noter les élèves.

Quelques astuces pour faire du verilog avec vim

Si vous voulez donner votre avis sur le futur logo verilator.

Un processeur riscv développé en une nuit. En verilog, avec le compilateur configuré et un programme helloworld qui marche.

Publication en open source du bootloader (FSBL) du processeur Risc-V FU540-C000 (celui qui tourne sous Linux).

Jusqu'ici ils n'avaient pas réussi à le publier car le contrôleur de DDR ainsi que le contrôleur gigabit-ethernet sont des IP «privatives» et verrouillaient le code bootstrap.

Documentation pdf de cocotb version 1.0

De la simulation Verilog dans le browser.
Source hackadays https://hackaday.com/2018/09/03/visualizing-verilog-simulation/

Le CCC ça n'est pas que le Chaos Communication Camps, c'est aussi la Chisel Community Conférence. La première aura lieu à Berkley en novembre.

Un autre simulateur libre pour verilog ?

Oubliez le chisel-tutorial, passez au generator-bootcamp.