Plus fort que chipscope et consort : Pour connecter des signaux internes d'un module à d'autres signaux interne d'un autre module il y a BoringUtils !

Plein de présentations sur les outils open sources pour les FPGA

Cocotb 1.6.0 est sortie

Wow, j'avais complètement oublié que j'avais fait une dépêche sur le même sujet en 2018 ! (yosys): https://linuxfr.org/news/sortie-de-yosys-open-synthesis-suite-0-8

Peut-être devrais-je consulter ...

Un HDL basé sur Dart ?

Wyre: un nouveau HDL

Une autre introduction à Chisel

Voila qui fait écho à l'article du FLF pour chisel :
http://www.fabienm.eu/flf/compteur-de-build-en-chisel/

«HDMI also lets you send audio when video isn’t being output. The HDMI version 1.3a specification is available for free from hdmi.org and explains data island packet construction for L-PCM audio.»

Reçu,
J'avais pas prévu de l'avoir si vite !

«FPGAParadox focuses on R&D related to FPGAs, digital design (preferably in SystemVerilog), and formal verification techniques. We have experience with industrial tools (Synopsys, Cadence, Siemens EDA) and OpenSource Tabby CAD.

This site is maintained by Diego Hdez <dhdezr [at] fpgaparadox [dot] com>. Diego also collaborates with YosysHQ and with DRISC Logic.»

Le fichier de log vivado se nomme runme.log, si on met un «tag» dans le message de log on peut le récupérer avec grep :

grep "\[CFG\]" project/project.runs/synth_1/runme.log

Je ne connaissait pas les 18 fabricants !

Ils sont au courant les américains qu'ils accélèrent la mise en place d'une vraie concurrence avec ce genre d'embargo ?