5 private links
«FPGAParadox focuses on R&D related to FPGAs, digital design (preferably in SystemVerilog), and formal verification techniques. We have experience with industrial tools (Synopsys, Cadence, Siemens EDA) and OpenSource Tabby CAD.
This site is maintained by Diego Hdez <dhdezr [at] fpgaparadox [dot] com>. Diego also collaborates with YosysHQ and with DRISC Logic.»
Le fichier de log vivado se nomme runme.log, si on met un «tag» dans le message de log on peut le récupérer avec grep :
grep "\[CFG\]" project/project.runs/synth_1/runme.logJe ne connaissait pas les 18 fabricants !
Ils sont au courant les américains qu'ils accélèrent la mise en place d'une vraie concurrence avec ce genre d'embargo ?
Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).
« it’s now possible to create an ASIC using only open source code and tools»
Une foule (immense !) de modules VHDL open source.
Un logiciel permettant de visualiser les composants au format GDSII.
Le GDSII est un peu le GERBER du silicium.
https://en.wikipedia.org/wiki/GDSII
Un nouveau standard de connecteur pour les FPGA. Entre le PMOD et le FMC.
Houlala mais attendez, il n'y a pas que Princeton dans la course aux FPGA OpenSource. Il y a aussi Manchester en Angleterre !
D'après l'historique des commit ils sont parti un peu avant Princeton puisqu'ils commencent en août 2020.
Voila qui devient sacrément intéressant !
L'université de Princeton était jalouse du succès de Berkeley avec leur RiscV. Du coup ils ont sorti une spécification open source de FPGA !
Avec PRGA il est possible de construire son propre fpga à partir d'un script en python. Le code est généré sous forme de Verilog et est ... synthétisable ou transformable en ASIC.
Nous ne sommes plus très loin de la singularité OpenSource pour les FPGA :)
Le front de libération des FPGA version international !
Plein de script python3 utiles pour le développeur vlsi.
Un simple BFM avec cocotb
Petit rappel sur les interfaces ready/valid
Pas mal !
Le communauté du FPGA opensource est en plein ouragan. Et ça n'est pas une bonne nouvelle :(