16 results for tags
chisel3 x
-
Chisel a quick reference guide for beginner
Tue Apr 14 10:29:52 2020 - permalink -- https://docs.google.com/viewer?a=v&pid=forums&srcid=MTQ0NzQ0ODU1OTAwNzkzMjE5NTQBMDE2MDg4MjA0NjQ2Njc2Mzc1MDUBaXpmWk1RR2NBQUFKATAuMQEBdjI&authuser=0
-
A Chisel Backend for Timing Predictability - Mihail Asavoae
Tiens, le CEA semble s'intéresser à Chisel. Ils ont envoyé quelqu'un faire une présentation au CCC2020.Wed Feb 12 10:36:30 2020 - permalink -
Et ils ont une offre de stage sur le sujet :
https://www.linkedin.com/jobs/view/1717229029/
La présentation sur le site officiel du CCC:
https://events.linuxfoundation.org/chisel-community-conference/program/schedule/- https://drive.google.com/file/d/1_Cgqa3fUzamzoBp7mH6VcuuKvI74fO8v/view
-
Vim FIRRTL syntax config
To have beautiful colors in vim with FIRRTLFri Feb 7 14:28:50 2020 - permalink -- https://github.com/azidar/firrtl-syntax
-
Diplomatic Design Patterns
Une présentation de Diplomacy, le module Chisel permettant de gérer les paramètres dans le Rocket-chip.Thu Oct 10 09:22:12 2019 - permalink -- https://carrv.github.io/2017/slides/cook-diplomacy-carrv2017-slides.pdf
-
Get STEP value with PeekPokeTester in Chisel3
To get time (step) simply use 't'.Fri Sep 20 15:07:11 2019 - permalink -
```
class MyTest (dut: MyModule) extends PeekPokeTester(dut) {
step(1)
println("Step value is " + t)
...
```- https://github.com/freechipsproject/chisel-testers/blob/master/src/main/scala/chisel3/iotesters/PeekPokeTester.scala#L82
-
Digital Design with Chisel | Front de Libération des FPGA
Petite revue du Livre de Martin SchoeberlTue Sep 10 22:00:30 2019 - permalink -- http://www.fabienm.eu/flf/digital-design-with-chisel/
-
Advanced Chisel Topics 2017
Jonathan Bachrach, Adam Izraelevitz, Jack KoenigTue Sep 10 15:26:30 2019 - permalink -
EECS UC Berkeley
January 31, 2017- http://www-inst.eecs.berkeley.edu/~cs250/sp17/handouts/advanced-chisel.pdf
-
chisel 3.1.5 | Chisel
Deux versions de chisel dans la même journée !Sat Dec 15 14:22:22 2018 - permalink -
https://chisel.eecs.berkeley.edu/blog/?p=209- https://chisel.eecs.berkeley.edu/blog/?p=211
-
chisel 3.1.3 | Chisel
chisel est activement maintenu, cool.Thu Sep 13 20:50:17 2018 - permalink -- https://chisel.eecs.berkeley.edu/blog/?p=204
-
generator-bootcamp
Oubliez le chisel-tutorial, passez au generator-bootcamp.Wed Aug 29 11:20:04 2018 - permalink -- https://github.com/ucb-bar/generator-bootcamp
-
chisel - How to do a vector of modules? - Stack Overflow
Tue Jun 5 21:17:22 2018 - permalink -- https://stackoverflow.com/questions/33621533/how-to-do-a-vector-of-modules#33624086
-
Release note de Chisel 3.0.0
Qui y a-t-il dans la nouvelle release de Chisel 3.0.0 ? Beaucoup de chose permettant de dire que Chisel est maintenant un langage HDL mature.Sat Nov 25 20:45:54 2017 - permalink -- https://github.com/freechipsproject/chisel3/releases/tag/v3.0.0
-
chisel 3.0.0-RC1 | Chisel
Sortie de la RC1 de Chisel 3.0.0. Première version de chisel 3 à être supporté par le RISC-V Rocket Chip GeneratorTue Oct 31 08:02:00 2017 - permalink -- https://chisel.eecs.berkeley.edu/blog/?p=173
-
Les BlackBox et RawModule de Chisel3 | Front de Libération des FPGA
Un nouvel article sur le site du FLF pour Chisel3.Wed Apr 5 14:44:39 2017 - permalink -- http://www.fabienm.eu/flf/les-blackbox-et-rawmodule-de-chisel3/
-
Chisel 3 wiki
Il y a un Wiki pour Chisel 3. Espérons que ça complétera bien la documentation officielle qui est un peu light.Thu Nov 3 13:29:30 2016 - permalink -- https://github.com/ucb-bar/chisel3/wiki
-
chisel3 announcement | Chisel
Ça y est, première release de Chisel3. Un langage HDL Synthétisable Synchrone basé sur Scala.Thu Nov 3 09:11:17 2016 - permalink -- https://chisel.eecs.berkeley.edu/blog/?p=156