Comment vérifier formellement un composant asynchrone.

J'adore le concept. Par contre ça risque d'être difficile à utilisé pour voir les leds de debug non ?
En tout cas chez moi l'emplacement est planqué sous le pc ...

Un FPGAiste à mulhouse

Toutes les présentation et papier à propos de Verilator

Une carte d'extension FPGA pour le futur kit de dev Risc-v HiFive Unleashed

"It's not enough to have a dream, you have to have a garage."

Un asic pour 100$ !

Une librairie C++ permettant d'interpréter le Bitstream des FPGA de chez xilinx.
Open source !
Les sources sur github : https://github.com/florianbenz/bil

Un parseur JSON en ... VHDL !

Another Python test frameworks for HDL design (using verilator as simulator for verilog part)

Hardware description language + testing frameworks in Python

Horrible site datant certainement de l'époque des modems 56k. Mais une foultitude de code verilog libre intéressant.

Un guide (complet ?) pour apprendre Chisel

Bon en fait c'était extrêmement simple, je suis un peu vexé d'ailleurs de ne pas l'avoir vu avant :
cd ~/.config/autostart
rm Xilinx\ Information\ Center.desktop

Un nouveau venu dans le monde du FPGA. La particularité de cette marque est de produire des FPGA sans «matrice de routage».
Les matrices de routage sont remplacées par des LUT.