5 private links
La métastabilité expliquée dans EETimes
10 choses qu'un développeur FPGA devrait connaitre
Description des avancées du cœur libre RISC-V
Un description du format xml IP-XACT des composants vivado.
Très belle plate-forme permettant de faire du dev FPGA avec uniquement des outils libre (basé sur le lattice ice40)
Comment faire une «caméra sonore»
Blog de Tiksan qui regorge d'IP de vérification opensource écrites en systemVerilog.
Le hack pourri pour installer vivado sur debian 64bits:
"1\ starting the installer with the --confirm parameter , path to the xsetup file got displayed
2\ finding and modifying the xsetup file (uname -m).
3\ confirmed the execution of xsetup in the installer shell.»
Un bon tutoriel pour wavedrom
Maintenir une bille en sustentation magnétique avec un fpga.
Une présentation de Chisel faite à Augsburg en allemagne
Première release de PoC (Pile of Cores). Une librairie opensource d'IP-Core HDL avec une infrastructure de «makefile-python».
Une nouvelle version de verilator, avec quelques corrections de bugs.
Sortie imminente de Chisel 3.0 Beta
Il y a maintenant un outils pour remplir les BRAM dans icestorm
La page de documentation de SpinalHDL, le «concurrent» de Chisel.
J'ai un peu amélioré les rubriques du FLF en créant un menu HDL ainsi qu'une page pour Chisel.
Pour tous ceux qui veulent se lancer dans le FPGA avec Scala c'est par là ;)