5 private links
Le japonnais Renesas se lance dans le marché du FPGA avec sa série forgeFPGA. À suivre !
Plus fort que chipscope et consort : Pour connecter des signaux internes d'un module à d'autres signaux interne d'un autre module il y a BoringUtils !
La note de blog pointé par hackaday
Game of Life en Chisel
Coriolis, le RTL -> GDSII français à partir de 1:12:00
Probablement le plus petit processeur du monde.
Plein de présentations sur les outils open sources pour les FPGA
Les papiers du WOSET 2021
Le projet d'interface HDMI pour Gameboy est arrivé deuxième au concours Népalais Digitronix:
Cocotb 1.6.0 est sortie
versions open source (avec les sources verilog) des cores RISCV que sort alibaba !
Article qui semble intéressant sur la simulation en SystemVerilog ... mais c'est du russe !
Une super note de blog sur la carte Tang Nano 4k
On peut désormais faire de la simulation UVM avec Verilator, grace à l'ajout du scheduler dynamic par Antmicro
Wow, j'avais complètement oublié que j'avais fait une dépêche sur le même sujet en 2018 ! (yosys): https://linuxfr.org/news/sortie-de-yosys-open-synthesis-suite-0-8
Peut-être devrais-je consulter ...