5 private links
Google publie le code d'un outil pour faire du «floorplanning» avec de l'IA.
En plus d'être open-source, l'outil est incroyablement plus performant que l'humain pour la conception d'ASIC (et de FPGA ?)
Chisel version 3.5.0 sur scatie
Construire un SoC (System on Chip) en 5 minutes avec Litex.
Pour tester des bouts de code Chisel en ligne
Chisel 3.5.0 est sorti. Avec quelques nouveautés majeur comme le test formel avec chiseltest.
Ho, l'équivalent de mon GbHDMI mais pour Game Boy Advance !
Edalyze version 0.3.0
Bonne année,
Et si on profitait de cette nouvelle année pour mettre de coté le Verilog/VHDL et passer à Chisel ?
Un ou une lobbyiste Python est requise à l'IEEE pour faire passer le langage pour la verification ASIC/FPGA
Pourrons nous bientôt faire du SystemVerilog avec des logiciels open source ?
GHDL fonctionne bien sûr également sous windows.
Un tutoriel LiteX
nMigen a changé de nom. Comme ça on ne le confondra plus avec Migen.
Un cours à l'université de Californie de Santa Cruz sur la méthode agile appliqué au matériel (FPGA). Avec Chisel comme support de langage pour la description matériel (HDL)
Le japonnais Renesas se lance dans le marché du FPGA avec sa série forgeFPGA. À suivre !
Plus fort que chipscope et consort : Pour connecter des signaux internes d'un module à d'autres signaux interne d'un autre module il y a BoringUtils !
La note de blog pointé par hackaday
Game of Life en Chisel
Coriolis, le RTL -> GDSII français à partir de 1:12:00
Probablement le plus petit processeur du monde.