No nonsense hardware testing in Rust. Contribute to ethanuppal/dumbname development by creating an account on GitHub.

Un outil de conversion de SystemVerilog vers du Verilog.
Pratique quand on a des vieux soft de synthèse proprio qui n'acceptent pas le SystemVerilog

Un plugin opensource pour faire du SystemVerilog avec Yosys.

Du code verilog bien documenté pour franchir un domaine d'horloge.

Toutes les primitives Xilinx codé en Verilog pour pouvoir être simulé avec Verilator.

Quelques bonnes pratiques de codage en Verilog

10 ans de Cocotb

Vous aimiez le PIO du RP2040, Lawrie l'a porté en Verilog sur FPGA.
Si vous avez besoin d'un tout petit processeur pour executer quelque instruction en asm, vous êtes au bon endroit ;)

Donc le truc converti votre design Verilog en un objet C++ qu' il compile sur un microcontrôleur «RP2040» pour le faire tourner «en réel».
Bref, ça transforme un microcontrôleur en un FPGA !

Le «concurrent » de Verilator avance bien ;)

Point de vu intéressant : «Si les vendeurs poussent plus facilement Verilog à la place de VHDL c'est parce qu'une licence de simulateur SystemVerilog coûte nettement plus cher qu'un license pour simuler du VHDL. Pour ce dernier, la version gratuite des simulateurs suffit même souvent».

Il est temps de dire merci et au revoir à UVM !

Un autre core HDMI pour la tangnano4k. En verilog cette fois.

Convertisseur SystemC vers Verilog.
Avec ce logiciel on peut maintenant dire que SystemC est synthétisable \o/