yakmoijebrille

Links per page: 20 50 100

◄Older

page 1 / 9

164 results for tags verilog x

Bringing The PIO To The FPGA | Hackaday

Vous aimiez le PIO du RP2040, Lawrie l'a porté en Verilog sur FPGA.
Si vous avez besoin d'un tout petit processeur pour executer quelque instruction en asm, vous êtes au bon endroit ;)
Tue May 23 09:09:24 2023 - permalink -
- https://hackaday.com/2023/05/22/bringing-the-pio-to-the-fpga/

flf fpga pio rp2040 verilog
tvlad1234/FakePGA: Simulating Verilog designs on a microcontroller

Donc le truc converti votre design Verilog en un objet C++ qu' il compile sur un microcontrôleur «RP2040» pour le faire tourner «en réel».
Bref, ça transforme un microcontrôleur en un FPGA !
Fri Jan 6 10:06:22 2023 - permalink -
- https://github.com/tvlad1234/FakePGA

flf fpga microcontrôleur rp2040 verilog
CXXRTL, a Yosys Simulation Backend | Electronics etc…

Le «concurrent » de Verilator avance bien ;)
Mon Nov 28 10:22:57 2022 - permalink -
- https://tomverbeure.github.io/2020/08/08/CXXRTL-the-New-Yosys-Simulation-Backend.html#the-open-source-simulation-status-quo

cxxrtl flf verilator verilog
Writing Verilog code using Python with Migen. – controlpaths.
Wed Nov 16 08:10:33 2022 - permalink -
- https://www.controlpaths.com/2022/11/07/writing-verilog-code-using-python-with-migen/

flf migen python verilog
Should I learn VHDL if Verilog is becoming more popular? - VHDLwhiz

Point de vu intéressant : «Si les vendeurs poussent plus facilement Verilog à la place de VHDL c'est parce qu'une licence de simulateur SystemVerilog coûte nettement plus cher qu'un license pour simuler du VHDL. Pour ce dernier, la version gratuite des simulateurs suffit même souvent».
Tue Oct 25 11:03:50 2022 - permalink -
- https://vhdlwhiz.com/should-i-learn-vhdl-if-verilog-is-becoming-more-popular/

flf simulation systemverilog Verilog VHDL
Tales from Beyond the Register Map: It's time to to thank UVM and say goodbye

Il est temps de dire merci et au revoir à UVM !
Sat Oct 1 14:59:55 2022 - permalink -
- https://olofkindgren.blogspot.com/2022/10/its-time-to-to-thank-uvm-and-say-goodbye.html

cocotb flf systemverilog uvm verilog
MicroZed Chronicles: 10 Rules for HDL Development.
Wed Aug 24 07:51:48 2022 - permalink -
- https://www.adiuvoengineering.com/post/microzed-chronicles-10-rules-for-hdl-development

flf verilog vhdl
verilog-indeed/nano4k_hdmi_tx: Open-source HDMI/DVI transmitter for the Gowin GW1NSR-powered Tang Nano 4K

Un autre core HDMI pour la tangnano4k. En verilog cette fois.
Mon Aug 8 08:47:23 2022 - permalink -
- https://github.com/verilog-indeed/nano4k_hdmi_tx

flf hdmi tangnano4k verilog
FPGA How To | Project F: FPGA Dev
Tue Jul 26 08:49:11 2022 - permalink -
- https://projectf.io/howto/

flf fpga howto verilog
True RMS compute in FPGA. – controlpaths.
Tue Jul 19 09:21:55 2022 - permalink -
- https://www.controlpaths.com/2022/07/18/true-rms-compute-in-fpga/

flf fpga verilog
intel/systemc-compiler: This tool translates synthesizable SystemC code to synthesizable SystemVerilog.

Convertisseur SystemC vers Verilog.
Avec ce logiciel on peut maintenant dire que SystemC est synthétisable \o/
Fri Jul 8 08:50:46 2022 - permalink -
- https://github.com/intel/systemc-compiler

flf systemc verilog
Verilator, le simulateur Verilog le plus rapide du monde | Connect - Editions Diamond
Thu Jun 30 10:54:17 2022 - permalink -
- https://connect.ed-diamond.com/hackable/hk-043/verilator-le-simulateur-verilog-le-plus-rapide-du-monde

flf verilator verilog
dian-lun-lin/RTLflow: A GPU acceleration flow for RTL simulation with batch stimulus

RTLflow se sert de Verilator comme base pour accélérer encore la simulation verilog en utilisant des GPU (carte graphique).
Projet à suivre
Tue Jun 28 11:41:39 2022 - permalink -
- https://github.com/dian-lun-lin/RTLflow

flf rtlflow verilator verilog
Découverte du FPGA européen, le GateMate de CologneChip | Front de Libération des FPGA
Mon May 2 08:48:32 2022 - permalink -
- http://www.fabienm.eu/flf/decouverte-du-fpga-europeen-le-gatemate-de-colognechip/

colognechip flf fpga gatemate icarus verilog yosys
sv2chisel, le convertisseur (System)Verilog vers Chisel | Front de Libération des FPGA
Wed Mar 23 21:50:25 2022 - permalink -
- http://www.fabienm.eu/flf/sv2chisel-le-convertisseur-systemverilog-vers-chisel/

chisel flf sv2chisel verilog
sipeed/TangNano-9K-example: TangNano-9K-example project

Exemple officiel Sipeed de projet pour la tang nano 9k
Tue Mar 8 21:27:07 2022 - permalink -
- https://github.com/sipeed/TangNano-9K-example

flf fpga gowin TangNano9k verilog
ovh/sv2chisel: (System)Verilog to Chisel translator

Un convertisseur SystemVerilog vers Chisel.
Thu Feb 17 20:59:59 2022 - permalink -
- https://github.com/ovh/sv2chisel

chisel flf systemverilog verilog
brianbennett/fpga_nes: FPGA-based Nintendo Entertainment System Emulator
Mon Jan 17 16:29:37 2022 - permalink -
- https://github.com/brianbennett/fpga_nes

fdf fpga nes verilog
Chisel, construire du matériel en langage Scala | Connect - Editions Diamond

Bonne année,
Et si on profitait de cette nouvelle année pour mettre de coté le Verilog/VHDL et passer à Chisel ?
Mon Jan 3 08:31:39 2022 - permalink -
- https://connect.ed-diamond.com/hackable/hk-040/chisel-construire-du-materiel-en-langage-scala

chisel flf fpga hdl scala verilog vhdl yosys
Open source SystemVerilog tools in ASIC design | Google Open Source Blog

Pourrons nous bientôt faire du SystemVerilog avec des logiciels open source ?
Wed Dec 29 09:14:30 2021 - permalink -
- https://opensource.googleblog.com/2021/09/open-source-systemverilog-tools-in-asic-design.html

flf systemverilog verilog

Links per page: 20 50 100

◄Older

page 1 / 9