Ce projet permet d'écrire des modules «boites» pour GNU-Radion en Verilog. Le verilog ne sera pas synthétisé mais compilé avec Verilator pour permettre d'effectuer sa tâche de traitement du signal.

Comme verilator est extrêmement rapide, cela permet d'avoir le traitement en production sur son PC et de pouvoir le synthétiser ultérieurement sur FPGA si besoin.

If you are designing your gateware with Chisel-HDL and testing it with CocoTB, you will need some script like that.

• to add waveform under verilog TOP generated for Icarus simulation
• To generate all cocotb files for testing a Chisel module
• To inject some SystemVerilog code in verilog generated for Formal verification (assume/assert/cover/...)

Le GD32VF basé sur un core RISC-V est un copier/coller du GD32F basé lui sur un core ARM.
Et la datasheet semble également être un copier/coller avec un chercher/remplacer !
Mais bon, il marche quand même hein ;)

Transformez votre LonganNano en convertisseur USB-UART (dual).

Un autre billet de blog sur le kit anlogic

coude

Un processeur 8bits fait de logique 74xxx discrète qui communique en UART.
Le tout avec le modèle verilog disponible pour simuler ça dans son salon.

Ça n'est pas un mythe, la carte ECP5 à 15$ existe bel et bien !

Coriolis est un logiciel de placement routage libre maintenu par l'université de Paris 6.
Visiblement il vise surtout les ASIC.

Vous connaissez UVM, mais vous avez du mal avec SystemVerilog. Et puis surtout, vous n'avez pas les moyens d'investir dans un simulateur supportant SystemVerilog ?
Voici donc un portage de UVM en Python ... qui utilise Cocotb bien sur ! et Icarus (vivement verilator).

Un nouveau chapitre s'ajoute à la bible de l'électronicien.

Note de blog très intéressante sur la Longan Nano (GD32VF).

Tiens je découvre le site RISC-V france !

Un micro-riscv RV32E qui fait de l'enery-harvesting.

Sortie de la version 1.3.0 de Cocotb. \o/

La division en Verilog

Sympa ce kit pour débuter en FPGA.

un gars documente toutes ces expérimentations sur tang nano.

Le FPGA de Gowin est libéré, joyeux Noël :)

Pepijn De Vos vient de publier son «rapport de stage» sur la libération du Gowin (FPGA).
Par contre le projet Apicula en question n'est pas encore publique. Je pense que ça ne va pas tarder.