Shaare your links...
5077 links
yakmoijebrille Home Login RSS Feed ATOM Feed Tag cloud Picture wall Daily
Links per page: 20 50 100
◄Older
page 1 / 3
55 results for tags hdl x
  • Release Chisel v3.6.0-M1 · chipsalliance/chisel3
    Sortie de Chisel 3.6
    Mon Dec 12 20:52:46 2022 - permalink -
    - https://github.com/chipsalliance/chisel3/releases/tag/v3.6.0-M1
    chisel flf fpga hdl scala
  • MicroZed Chronicles: Getting Started with Cocotb
    Commencer avec Cocotb sous Windows
    Wed Sep 7 09:55:48 2022 - permalink -
    - https://www.adiuvoengineering.com/post/microzed-chronicles-getting-started-with-cocotb
    cocotb flf hdl test
  • Chisel, construire du matériel en langage Scala | Connect - Editions Diamond
    Bonne année,
    Et si on profitait de cette nouvelle année pour mettre de coté le Verilog/VHDL et passer à Chisel ?
    Mon Jan 3 08:31:39 2022 - permalink -
    - https://connect.ed-diamond.com/hackable/hk-040/chisel-construire-du-materiel-en-langage-scala
    chisel flf fpga hdl scala verilog vhdl yosys
  • Amaranth HDL
    nMigen a changé de nom. Comme ça on ne le confondra plus avec Migen.
    Fri Dec 10 11:45:00 2021 - permalink -
    - https://github.com/amaranth-lang
    amaranth flf hdl migen python
  • agile-hw/lectures: Lectures for the Agile Hardware Design course in Jupyter Notebooks
    Un cours à l'université de Californie de Santa Cruz sur la méthode agile appliqué au matériel (FPGA). Avec Chisel comme support de langage pour la description matériel (HDL)
    Thu Dec 9 12:38:59 2021 - permalink -
    - https://github.com/agile-hw/lectures
    Chisel flf fpga hdl
  • intel/rohd: The Rapid Open Hardware Development (ROHD) framework is a framework for describing and verifying hardware in the Dart programming language. ROHD enables you to build and traverse a graph of connectivity between module objects using unrestricted software.
    Un HDL basé sur Dart ?
    Sun Oct 3 16:45:11 2021 - permalink -
    - https://github.com/intel/rohd
    dart flf fpga hdl rohd
  • nickmqb/wyre: Hardware definition language that compiles to Verilog
    Wyre: un nouveau HDL
    Sun Sep 26 21:00:27 2021 - permalink -
    - https://github.com/nickmqb/wyre
    flf fpga hdl wyre
  • DrPi's tech corner – Programmeurs VHDL, apprenez Ada !
    Il faudra vraiment que je m'y colle un de ces quatres.
    Mon Sep 13 08:31:05 2021 - permalink -
    - https://www.drpi.fr/blog/2021-09-12-vhdl-learn-ada.html#vhdl-learn-ada
    ada flf hdl vhdl
  • visistuff
    L'autre testbench HDL en python
    Mon Jul 5 09:21:34 2021 - permalink -
    - https://github.com/greenblat/vlsistuff
    flf hdl python test
  • Modules CocoTB
    La liste des modules «officiels» pour simuler différents bus avec CocoTB
    Thu Jul 1 10:54:52 2021 - permalink -
    - https://github.com/cocotb/cocotb/wiki/Further-Resources#extension-modules-cocotbext
    axi chisel cocotb flf hdl i2c pcie python spi verilog vhdl wishbone
  • TerosHDL
    Documenter son code HDL avec TerosHDL
    Sun Jun 27 20:41:48 2021 - permalink -
    - https://github.com/TerosTechnology/teroshdl-documenter-demo
    documentation flf HDL Verilog VHDL
  • rubyRTL
    Encore un langage de description hardware que je ne connaissais pas : RubyRTL.
    Bon par contre difficile de trouver beaucoup de doc dessus.
    Tue Jun 15 15:58:37 2021 - permalink -
    - https://www.jcll.fr/papers/osda_2020.pdf
    flf HDL RTL ruby
  • Panorama des Langages de Description de Matériel - ELSYS Design
    Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).
    Wed May 5 14:19:20 2021 - permalink -
    - https://www.elsys-design.com/fr/langages-description-materiel-hdl/
    flf fpga hdl
  • Affiliation with Clash - Google Docs
    Le langage de description matériel Clash est désormais affilié à la fondation Haskell.
    Thu Apr 29 20:11:11 2021 - permalink -
    - https://docs.google.com/document/d/1xf1AbhyUfgt-mj9F85uJ4Zh30tCSGSJmEUoHQjDCeY8/edit
    clash flf haskell hdl
  • Chisel et UVM
    Un projet d'allier Chisel avec UVM
    Pour les explications c'est par là : https://github.com/chiselverify/documentation/tree/master/presentations
    Thu Mar 18 10:04:37 2021 - permalink -
    - https://github.com/chiselverify/chiselverify
    chisel flf hdl uvm
  • Chisel multiplication of 2 UInt with same size. Serial addition way of multiplication.
    Exemple de multiplication «lente» en chisel (avec des sommes).
    Tue Feb 16 15:27:47 2021 - permalink -
    - https://gist.github.com/Martoni/c5bbf6cd3f29721a10c8593029502c13
    chisel flf hdl multiplication
  • Ready/Valid interface
    Petit rappel sur les interfaces ready/valid
    Tue Feb 9 09:25:40 2021 - permalink -
    - https://inst.eecs.berkeley.edu/~cs250/fa13/lectures/lec11b.pdf
    chisel flf fpga hdl ready_valid verilog vhdl
  • Analyseur de spectre en Chisel
    Un analyseur de spectre écrit en Chisel
    Fri Dec 11 08:46:02 2020 - permalink -
    - https://github.com/milovanovic/spectrometer/tree/d8bddfc2d3727c3eb052c5833dee2a61e9cc2a4a
    chisel flf hdl
  • Graded exercises for nMigen
    Sat Dec 5 07:23:10 2020 - permalink -
    - https://github.com/RobertBaruch/nmigen-exercises
    flf hdl migen nmigen
  • PipelineC: Un HDL en C ?
    Pipeline C permet de décrire un composant numérique en C puis de générer du VHDL pour la synthèse.
    Wed Aug 19 08:35:46 2020 - permalink -
    - https://github.com/JulianKemmerer/PipelineC
    C flf hdl python vhdl
Links per page: 20 50 100
◄Older
page 1 / 3
Shaarli 0.0.41 beta - The personal, minimalist, super-fast, no-database delicious clone. By sebsauvage.net. Theme by idleman.fr.