Shaare your links...
4236 links
yakmoijebrille Home Login RSS Feed ATOM Feed Tag cloud Picture wall Daily
Links per page: 20 50 100
◄Older
page 1 / 2
34 results for tags hdl x
  • Libération de BSC : Blue Spec Compiler !
    \o/
    Thu Feb 6 09:37:11 2020 - permalink -
    - https://github.com/B-Lang-org/bsc
    bluespec flf fpga haskell hdl
  • The Chisel Book
    Version 2.0 du chisel book. Avec une version traduite en Chinois.
    Fri Jan 31 09:44:11 2020 - permalink -
    - http://www.imm.dtu.dk/~masca/chisel-book.html
    chisel flf hdl livre
  • Release Notes — cocotb 1.3.0 documentation
    Sortie de la version 1.3.0 de Cocotb. \o/
    Thu Jan 9 08:27:38 2020 - permalink -
    - https://cocotb.readthedocs.io/en/latest/release_notes.html#cocotb-1-3-0
    cocotb flf fpga hdl python
  • Bits, Bytes, and Gates: Chisel Sharpening: If it's not tested, it's broken
    Si c'est pas testé, c'est cassé !
    Sun Dec 15 14:30:56 2019 - permalink -
    - https://bitsbytesgates.blogspot.com/2017/08/chisel-sharpening-verification.html
    chisel flf hdl test
  • NOEL-V
    Un RISC-V de noël ;)
    À noté que celui là est en VHDL, ce qui n'est pas si fréquent.
    (open-source bien sûr on est sur le FLF ici)
    Fri Dec 13 08:54:34 2019 - permalink -
    - https://www.gaisler.com/index.php/products/processors/noel-v
    flf hdl noelv riscv vhdl
  • Vivado synthesis incorrect since 2018.3 and still ... - Community Forums
    Les logiciels de synthèse fourni par les constructeurs sont ils bon ?
    Tue Dec 10 11:37:05 2019 - permalink -
    - https://forums.xilinx.com/t5/Synthesis/Vivado-synthesis-incorrect-since-2018-3-and-still-in-2019-2/m-p/1053106#M33555
    flf hdl vivado
  • Any circuit that can be described in VHDL/Verilog can be also described using HLS?
    Question intéressante
    Mon Dec 2 09:11:54 2019 - permalink -
    - https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Any-circuit-that-can-be-described-in-VHDL-Verilog-can-be-also/m-p/1049633#M18899
    flf HDL hls verilog VHDL
  • How2Start_Chisel3
    Un petit tuto sur «où commencer» pour Chisel3
    Tue Nov 5 13:31:16 2019 - permalink -
    - https://github.com/IAMAl/How2Start_Chisel3
    chisel flf hdl
  • Get STEP value with PeekPokeTester in Chisel3
    To get time (step) simply use 't'.
    ```
    class MyTest (dut: MyModule) extends PeekPokeTester(dut) {
          step(1)
          println("Step value is " + t)
          ...
    ```
    Fri Sep 20 15:07:11 2019 - permalink -
    - https://github.com/freechipsproject/chisel-testers/blob/master/src/main/scala/chisel3/iotesters/PeekPokeTester.scala#L82
    chisel chisel3 flf hdl
  • Digital Design with Chisel | Front de Libération des FPGA
    Petite revue du Livre de Martin Schoeberl
    Tue Sep 10 22:00:30 2019 - permalink -
    - http://www.fabienm.eu/flf/digital-design-with-chisel/
    book chisel chisel3 flf hdl livre
  • CocoTB + Verilator
    \o/ cool ! \o/
    Wed Jun 19 13:52:17 2019 - permalink -
    - https://github.com/chipsalliance/tools-cocotb-verilator-build
    cocotb flf fpga hdl verilator verilog
  • tdt4255
    Une introduction à Chisel
    Mon Apr 29 14:13:14 2019 - permalink -
    - https://github.com/PeterAaser/tdt4255-chisel-intro/blob/master/oppgavetekst.org
    chisel flf fpga hdl tuto
  • The VexRiscV CPU - A New Way to Design | Electronics etc…
    Une analyse du processeur VexRiscV écrit en SpinalHDL. Le SpinalHDL à le même gros défault que Chisel : C'est du Scala, et la courbe d'apprentissage est (vraiment) raide.
    Tue Dec 18 10:35:25 2018 - permalink -
    - https://tomverbeure.github.io/rtl/2018/12/06/The-VexRiscV-CPU-A-New-Way-To-Design.html
    chisel flf hdl riscv scala spinalHDL
  • generator-bootcamp
    Oubliez le chisel-tutorial, passez au generator-bootcamp.
    Wed Aug 29 11:20:04 2018 - permalink -
    - https://github.com/ucb-bar/generator-bootcamp
    chisel chisel3 flf fpga hdl
  • PSHDL Online
    Thu May 10 21:11:50 2018 - permalink -
    - http://pshdl.org/
    flf hdl pshdl
  • PyMTL
    Another Python test frameworks for HDL design (using verilator as simulator for verilog part)
    Mon Apr 9 17:03:15 2018 - permalink -
    - https://github.com/cornell-brg/pymtl
    flf hdl python simulator verilog
  • HWToolkit (hwt)
    Hardware description language + testing frameworks in Python
    Mon Apr 9 16:56:07 2018 - permalink -
    - https://github.com/Nic30/hwtLib
    flf hdl hwt python
  • DFiant un HDL basé sur Scala
    Jamais deux sans trois, après Chisel et SpinalHDL voici DFiant : un langage de description matériel basé sur Scala.
    Scala à la côte dans le domaine du HDL ! Perso je fait du chisel et j'ai encore un peu de mal à me faire à l'écosystème de scala.
    Mon Apr 2 15:11:56 2018 - permalink -
    - http://yoav.net.technion.ac.il/files/2016/05/DFiant-FPL2017.pdf
    dfiant flf hdl scala
  • chisel 3.1.0-RC1 | Chisel
    Le process de release à l'air de bien tourner maintenant.
    Wed Mar 7 14:32:07 2018 - permalink -
    - https://chisel.eecs.berkeley.edu/blog/?p=184
    chisel flf fpga hdl scala
  • Release note de Chisel 3.0.0
    Qui y a-t-il dans la nouvelle release de Chisel 3.0.0 ? Beaucoup de chose permettant de dire que Chisel est maintenant un langage HDL mature.
    Sat Nov 25 20:45:54 2017 - permalink -
    - https://github.com/freechipsproject/chisel3/releases/tag/v3.0.0
    chisel chisel3 flf fpga hdl
Links per page: 20 50 100
◄Older
page 1 / 2
Shaarli 0.0.41 beta - The personal, minimalist, super-fast, no-database delicious clone. By sebsauvage.net. Theme by idleman.fr.