Shaare your links...
4619 links
yakmoijebrille Home Login RSS Feed ATOM Feed Tag cloud Picture wall Daily
Links per page: 20 50 100
◄Older
page 1 / 3
41 results for tags hdl x
  • Chisel et UVM
    Un projet d'allier Chisel avec UVM
    Pour les explications c'est par là : https://github.com/chiselverify/documentation/tree/master/presentations
    Thu Mar 18 10:04:37 2021 - permalink -
    - https://github.com/chiselverify/chiselverify
    chisel flf hdl uvm
  • Chisel multiplication of 2 UInt with same size. Serial addition way of multiplication.
    Exemple de multiplication «lente» en chisel (avec des sommes).
    Tue Feb 16 15:27:47 2021 - permalink -
    - https://gist.github.com/Martoni/c5bbf6cd3f29721a10c8593029502c13
    chisel flf hdl multiplication
  • Ready/Valid interface
    Petit rappel sur les interfaces ready/valid
    Tue Feb 9 09:25:40 2021 - permalink -
    - https://inst.eecs.berkeley.edu/~cs250/fa13/lectures/lec11b.pdf
    chisel flf fpga hdl ready_valid verilog vhdl
  • Analyseur de spectre en Chisel
    Un analyseur de spectre écrit en Chisel
    Fri Dec 11 08:46:02 2020 - permalink -
    - https://github.com/milovanovic/spectrometer/tree/d8bddfc2d3727c3eb052c5833dee2a61e9cc2a4a
    chisel flf hdl
  • Graded exercises for nMigen
    Sat Dec 5 07:23:10 2020 - permalink -
    - https://github.com/RobertBaruch/nmigen-exercises
    flf hdl migen nmigen
  • PipelineC: Un HDL en C ?
    Pipeline C permet de décrire un composant numérique en C puis de générer du VHDL pour la synthèse.
    Wed Aug 19 08:35:46 2020 - permalink -
    - https://github.com/JulianKemmerer/PipelineC
    C flf hdl python vhdl
  • An Hardware Description Language (HDL) in Rust !
    Il fallait que ça vienne un jour : un langage de description hardware en Rust.
    Wed Mar 18 14:33:06 2020 - permalink -
    - https://github.com/yupferris/kaze
    flf hdl kaze rust
  • Libération de BSC : Blue Spec Compiler !
    \o/
    Thu Feb 6 09:37:11 2020 - permalink -
    - https://github.com/B-Lang-org/bsc
    bluespec flf fpga haskell hdl
  • The Chisel Book
    Version 2.0 du chisel book. Avec une version traduite en Chinois.
    Fri Jan 31 09:44:11 2020 - permalink -
    - http://www.imm.dtu.dk/~masca/chisel-book.html
    chisel flf hdl livre
  • Release Notes — cocotb 1.3.0 documentation
    Sortie de la version 1.3.0 de Cocotb. \o/
    Thu Jan 9 08:27:38 2020 - permalink -
    - https://cocotb.readthedocs.io/en/latest/release_notes.html#cocotb-1-3-0
    cocotb flf fpga hdl python
  • Bits, Bytes, and Gates: Chisel Sharpening: If it's not tested, it's broken
    Si c'est pas testé, c'est cassé !
    Sun Dec 15 14:30:56 2019 - permalink -
    - https://bitsbytesgates.blogspot.com/2017/08/chisel-sharpening-verification.html
    chisel flf hdl test
  • NOEL-V
    Un RISC-V de noël ;)
    À noter que celui là est en VHDL, ce qui n'est pas si fréquent.
    (open-source bien sûr on est sur le FLF ici)
    Fri Dec 13 08:54:34 2019 - permalink -
    - https://www.gaisler.com/index.php/products/processors/noel-v
    flf hdl noelv riscv vhdl
  • Vivado synthesis incorrect since 2018.3 and still ... - Community Forums
    Les logiciels de synthèse fourni par les constructeurs sont ils bon ?
    Tue Dec 10 11:37:05 2019 - permalink -
    - https://forums.xilinx.com/t5/Synthesis/Vivado-synthesis-incorrect-since-2018-3-and-still-in-2019-2/m-p/1053106#M33555
    flf hdl vivado
  • Any circuit that can be described in VHDL/Verilog can be also described using HLS?
    Question intéressante
    Mon Dec 2 09:11:54 2019 - permalink -
    - https://forums.xilinx.com/t5/High-Level-Synthesis-HLS/Any-circuit-that-can-be-described-in-VHDL-Verilog-can-be-also/m-p/1049633#M18899
    flf HDL hls verilog vhdl
  • How2Start_Chisel3
    Un petit tuto sur «où commencer» pour Chisel3
    Tue Nov 5 13:31:16 2019 - permalink -
    - https://github.com/IAMAl/How2Start_Chisel3
    chisel flf hdl
  • Get STEP value with PeekPokeTester in Chisel3
    To get time (step) simply use 't'.
    ```
    class MyTest (dut: MyModule) extends PeekPokeTester(dut) {
          step(1)
          println("Step value is " + t)
          ...
    ```
    Fri Sep 20 15:07:11 2019 - permalink -
    - https://github.com/freechipsproject/chisel-testers/blob/master/src/main/scala/chisel3/iotesters/PeekPokeTester.scala#L82
    chisel chisel3 flf hdl
  • Digital Design with Chisel | Front de Libération des FPGA
    Petite revue du Livre de Martin Schoeberl
    Tue Sep 10 22:00:30 2019 - permalink -
    - http://www.fabienm.eu/flf/digital-design-with-chisel/
    book chisel chisel3 flf hdl livre
  • CocoTB + Verilator
    \o/ cool ! \o/
    Wed Jun 19 13:52:17 2019 - permalink -
    - https://github.com/chipsalliance/tools-cocotb-verilator-build
    cocotb flf fpga hdl verilator verilog
  • tdt4255
    Une introduction à Chisel
    Mon Apr 29 14:13:14 2019 - permalink -
    - https://github.com/PeterAaser/tdt4255-chisel-intro/blob/master/oppgavetekst.org
    chisel flf fpga hdl tuto
  • The VexRiscV CPU - A New Way to Design | Electronics etc…
    Une analyse du processeur VexRiscV écrit en SpinalHDL. Le SpinalHDL à le même gros défault que Chisel : C'est du Scala, et la courbe d'apprentissage est (vraiment) raide.
    Tue Dec 18 10:35:25 2018 - permalink -
    - https://tomverbeure.github.io/rtl/2018/12/06/The-VexRiscV-CPU-A-New-Way-To-Design.html
    chisel flf hdl riscv scala spinalHDL
Links per page: 20 50 100
◄Older
page 1 / 3
Shaarli 0.0.41 beta - The personal, minimalist, super-fast, no-database delicious clone. By sebsauvage.net. Theme by idleman.fr.