5 private links
Renesas SLG7EVBFORGE FPGA dev board, built around SLG47910V is Renesas' first low-density FPGA in the ForgeFPGA family. The FPGA includes 1120 LUTs, 1120
Un logiciel libre pour faire de l'équivalence entre composants HDL.
Très pratique pour faire du refactoring.
Un plugin opensource pour faire du SystemVerilog avec Yosys.
YosysHQ recrute :
Si vous voulez bosser dans le développement de logiciel libre pour le FPGA (synthèse, placement routage, timing, preuve formelle, ...) c'est the place to be :)
Ça fait plaisir de voir des articles sur les outils open source pour le FPGA en français :)
«skin» javascript pour visualiser des netlist json générées par Yosys
Résoudre les sudoku avec la verif formelle
La verification formelle est désormais possible en SpinalHDL \o/
Le tout avec les outils «classiques» opensource gravitant autour de Yosys.
Bonne année,
Et si on profitait de cette nouvelle année pour mettre de coté le Verilog/VHDL et passer à Chisel ?
Un tutoriel LiteX
Wow, j'avais complètement oublié que j'avais fait une dépêche sur le même sujet en 2018 ! (yosys): https://linuxfr.org/news/sortie-de-yosys-open-synthesis-suite-0-8
Peut-être devrais-je consulter ...
«FPGAParadox focuses on R&D related to FPGAs, digital design (preferably in SystemVerilog), and formal verification techniques. We have experience with industrial tools (Synopsys, Cadence, Siemens EDA) and OpenSource Tabby CAD.
This site is maintained by Diego Hdez <dhdezr [at] fpgaparadox [dot] com>. Diego also collaborates with YosysHQ and with DRISC Logic.»
Plein d'exemple de verif formel en VHDL avec symbiYosys.