5 private links
Comment «plier» un filtre FIR pour économiser des blocs multiplieurs dans un FPGA.
J'étais sur que ça existait : Verilator en Rust.
Faudra tester à l'occasion.
Un parseur SystemVerilog
Super diagramme résumant la situation de l'open-source dans les FPGA.
Il y a une voie qui n'a pas été décrite dans cet article, c'est celle des langages «DSL» pour Domain Specific Language qui sont des langages de description matériel embarqués dans d'autre langage plus classique. Ces «HDL» génèrent ensuite du Verilog (moins souvent du VHDL) pour la synthèse. Ces langages sont de plus en plus utilisés dans l'industrie : nMigen/Litex (Python), Chisel (Scala), Clash (Haskell), MyHDL (Python) , SpinalHDL (Scala), Silice (C++ ~ presque un HLS).
Le langage de description matériel Clash est désormais affilié à la fondation Haskell.
« it’s now possible to create an ASIC using only open source code and tools»
Des sources du projet caravel pour produire son propre ASIC dans sa cave.
Une foule (immense !) de modules VHDL open source.
Un logiciel permettant de visualiser les composants au format GDSII.
Le GDSII est un peu le GERBER du silicium.
https://en.wikipedia.org/wiki/GDSII
Un nouveau standard de connecteur pour les FPGA. Entre le PMOD et le FMC.
Houlala mais attendez, il n'y a pas que Princeton dans la course aux FPGA OpenSource. Il y a aussi Manchester en Angleterre !
D'après l'historique des commit ils sont parti un peu avant Princeton puisqu'ils commencent en août 2020.
Voila qui devient sacrément intéressant !
L'université de Princeton était jalouse du succès de Berkeley avec leur RiscV. Du coup ils ont sorti une spécification open source de FPGA !
Avec PRGA il est possible de construire son propre fpga à partir d'un script en python. Le code est généré sous forme de Verilog et est ... synthétisable ou transformable en ASIC.
Nous ne sommes plus très loin de la singularité OpenSource pour les FPGA :)
Le front de libération des FPGA version international !
Plein d'exemple de verif formel en VHDL avec symbiYosys.
À noter en passant que GHDL a un support (partiel) du PSL.
Plein de script python3 utiles pour le développeur vlsi.