Un processeur 8bits fait de logique 74xxx discrète qui communique en UART.
Le tout avec le modèle verilog disponible pour simuler ça dans son salon.

Vous connaissez UVM, mais vous avez du mal avec SystemVerilog. Et puis surtout, vous n'avez pas les moyens d'investir dans un simulateur supportant SystemVerilog ?
Voici donc un portage de UVM en Python ... qui utilise Cocotb bien sur ! et Icarus (vivement verilator).

La division en Verilog

Petit tutoriel fpga/verilog/verilator/yosys

Question intéressante

Un controleur de DDR3 opensource écrit en vérilog pour les Artix7

J'aime bien ce concept d'Ultra-Microcontrôleur. C'est sans doute un micro dans la veine du lipsi (écrit en chisel https://github.com/schoeberl/lipsi)

Une série de vidéo sur la vérification formelle en Verilog.

Je suis encore dans le TGV mais le wifi tourne vachement bien maintenant !
Du coup j'ai pu faire un billet sur la Conf que je quitte à peine.

Synthèse Verilog discrète, à base de composant 74xxx

\o/ cool ! \o/

Quand tu utilises Yosys pour prouver un texte de la bible !

Pour apprendre le Verilog en faisant des jeux vidéos

Sortie de Cocotb 1.1 \o/

Libérééééé délivréééé, ...

Concevoir des vieux jeux vidéo en verilog